【課程簡介】

CPLD，F(xiàn)PGA在現(xiàn)代電子產(chǎn)品設(shè)計中越來越重要，傳統(tǒng)的系統(tǒng)設(shè)計方式總是令系統(tǒng)工程師捉襟見肘，比如視頻采集，視頻拼接，機器視覺，工業(yè)精確控制等等。同時也是ASIC 設(shè)計的主要前期驗證途徑，隨著CPLD,FPGA芯片價格的下降，數(shù)字系統(tǒng)加入CPLD,FPGA設(shè)計成為系統(tǒng)工程師設(shè)計的重要設(shè)計手段，隨著產(chǎn)品功能多樣化需求的延伸，采用這一方法必將成為一種設(shè)計趨勢，CPLD,FPGA設(shè)計系統(tǒng)更能體現(xiàn)產(chǎn)品的核心競爭優(yōu)勢，主要體現(xiàn)在產(chǎn)品功能差異化，知識產(chǎn)權(quán)保密性，系統(tǒng)穩(wěn)定性等諸多方面。我們知道CPLD,FPGA 其內(nèi)部被定制的是硬件電路，其實時性，穩(wěn)定性，速度等，在有些應(yīng)用領(lǐng)域是軟件無法比擬的。

【學校概況】

LAYOUT工程師前景好，基礎(chǔ)崗位需求大，是電子行業(yè)的朝陽職業(yè)。培瑞設(shè)計秉承科技、敬業(yè)、樹人、勤奮、夢想的信念與精神，打造專業(yè)的PCB設(shè)計人才，力求務(wù)實，為廣大求學者提供優(yōu)質(zhì)的教學服務(wù)。堅持業(yè)余教育正規(guī)化的原則，不斷完善，不斷自省，力求項目的精品化與專一性。配備優(yōu)質(zhì)的師資力量，良好的教學場地、器材及電腦，堅持用優(yōu)質(zhì)的性價比為社會為學員提供更優(yōu)質(zhì)的服務(wù)。專業(yè)的經(jīng)驗教學結(jié)合理論與實際操作的結(jié)合讓學員在短快時間內(nèi)達到專來工程師的素養(yǎng)，在工作中可獨擋一面。

【主干課程】

階段的課程主要幫助學員了解FPGA系統(tǒng)設(shè)計的基礎(chǔ)知識，工欲善其事，必先利其器。掌握FPGA小系統(tǒng)硬件電路設(shè)計方法，學會運用Quartus II EDA工具，Modelsim來完成FPGA的設(shè)計，驗證。即設(shè)計方法學。在這個階段主要是讓學員了解工具，怎樣使用這些工具借助數(shù)字電路描述語言，描述不同的Module。為后面的HDL語言入門打好基礎(chǔ)。

1.可編程邏輯設(shè)計技術(shù)簡介

2.現(xiàn)代可編程邏輯設(shè)計技術(shù)特性，它能為我們做什么？

3.可編程邏輯器件硬件上的四大發(fā)展趨勢

4.EDA工具設(shè)計方法及發(fā)展趨勢

5.FPGA的設(shè)計流程

6.FPGA的常用開發(fā)工具，Altera  Quartus II 使用

7.數(shù)字電路仿真工具Modelsim 使用。

7.CPLD,FPGA其內(nèi)部基本結(jié)構(gòu)

8.主流低成本CPLD,MAX 系列，F(xiàn)PGA Cyclone系列介紹，硬件選型

第二階段的課程主要幫助學員了解數(shù)字電路Verilog HDL 語言基礎(chǔ)。數(shù)字電路描述語言包含二個子集，即可綜合的語法子集，和仿真語法子集。通過實例讓學員掌握這二個子集的應(yīng)用是數(shù)字電路系統(tǒng)描述的基石。

1.Verilog HDL語言簡介

2.Verilog HDL語言邏輯系統(tǒng)

3.Verilog HDL操作數(shù)和操作符

4.Verilog HDL循環(huán)語句，選擇結(jié)構(gòu)，和分配結(jié)構(gòu)

5.Verilog HDL語言的數(shù)據(jù)類型和運算符

6.Verilog HDL語言的賦值語句和塊語句，阻塞和非阻塞賦值語句

7.Verilog HDL語言的條件語句，包括IF語句和CASE語句的典型應(yīng)用

8.Verilog HDL語言的其他常用語句，及其實例使用

9.Verilog HDL語言實現(xiàn)組合邏輯電路

10.Verilog HDL語言實現(xiàn)時序邏輯電路

11. Verilog HDL 實現(xiàn)順序操作的重要手段狀態(tài)機的設(shè)計

12. TASK和FUNCTION語句的應(yīng)用場合

13. Verilog HDL語法結(jié)構(gòu)－任務(wù)（TASK）

14. Verilog HDL語法結(jié)構(gòu)－任務(wù)（FUNCTION）

15. 有限狀態(tài)機(FSM)的設(shè)計原理及其怎樣優(yōu)化設(shè)計

16. 邏輯綜合的原則以及可綜合的代碼設(shè)計風格

第三階段的課程主要幫助學員了解Altera公司的NIOS II FPGA 軟核處理器。

1. 基于FPGA的SOPC系統(tǒng)組成原理和典型方案

2. Altera公司的NIOS II 解決方案

3. 基于NIOS II的硬件系統(tǒng)設(shè)計流程 ，工具SOPC Builder , Qsys的使用

4. 基于NIOS II的軟件系統(tǒng)設(shè)計流程 ，工具Eclipse 的使用

5. 基于NIOS II的軟件系統(tǒng)調(diào)試方法

6.Alter的IP工具

7.IP的概念、Alter的IP

8.Alter可提供的IP

9. Alter IP在設(shè)計中的作用

10.使用Alter的基本宏功能

11.定制基本的宏功能

12.實現(xiàn)基本宏功能

13.設(shè)計實例

14.使用Alter的IP核

15.定制IP核

16.實現(xiàn)IP核

17.設(shè)計實例

第四階段的課程主要是真槍實彈，輔導(dǎo)學員自己獨立主導(dǎo)完成做一個項目，學員也可以提出在工作中的一個應(yīng)用解決方案，作為實訓(xùn)，也可能是教學安排的基于FPGA 視頻播放系統(tǒng)的設(shè)計實例，來檢驗整個課程的所學。

【教學方式】

教學采用開始集體討論上一節(jié)課的學員疑問，做到問題不堆積，短的時間消化。接著是新的課程理論，代碼講解。隨后是課堂練習，后是老師讓學員回家需要完整的練習。為整個課程量身設(shè)計的FPGA 開發(fā)板**每位學員人手一套，方便學員課上，課后回家都可以隨時練習，做到真刀真槍的強化訓(xùn)練。

每期班級均采用小班授課（6-8）人，多的學員下期學習。20%理論+80%實戰(zhàn)實踐，學習的過程中，有一位學習組長透過QQ，電子郵件收集學員的問題，負責總結(jié)，學員還可以通過QQ群分享上期學員老師討論過的問題，做到先自己解決問題，以培養(yǎng)學員獨立解決問題的能力。

提供一年的的免費技術(shù)支持服務(wù)，讓學員在工作中仍然能得到老師的項目指導(dǎo)，（僅僅限于問題的解決方法）。

學員可以享受免費的推薦就業(yè)機會！

【課時設(shè)置】

周末班：上午9：30---15：00  下午：15：00----19：30

晚班：19：00---21：30

【師資力量】

主講丁老師，10年電子產(chǎn)品系統(tǒng)設(shè)計經(jīng)驗，工程師，精通數(shù)字，模擬電路，6年FPGA系統(tǒng)級設(shè)計經(jīng)驗，曾任職深圳市多家外資企業(yè)產(chǎn)品系統(tǒng)設(shè)計，對高速電路，系統(tǒng)EMI 有豐富的經(jīng)驗，做過的系統(tǒng)包括：LED亮化工程控制器系統(tǒng)，多媒體教育系統(tǒng)（DTS）音視頻采集，錄播系統(tǒng)。汽車混合動力系統(tǒng)控制，工業(yè)精確控制系統(tǒng)。

【收費標準】

5600元。

【教學環(huán)境】

【培訓(xùn)前景】

怎樣才能快速進入白領(lǐng)階層，如果是一名普通的員工，怎樣改變自己現(xiàn)狀？

2003年，中國印制電路銷售收入超過60億美元，成為世界第二大印制電路生產(chǎn)大國，2006年中國PCB產(chǎn)值已超過120億美元全國十幾萬電子、電器生產(chǎn)企業(yè)，Layout工程師的需求估計在30萬以上?，F(xiàn)代電子技術(shù)的高速發(fā)展，電子線路日趨龐大和復(fù)雜，電子線路輔助設(shè)計也同步快速發(fā)展，ALLEGRO高速設(shè)計工程師的職位需求大，前景好，只要夠堅定，夠刻苦，來到培瑞拿高薪不再是夢想！